半導(dǎo)體先進(jìn)封裝領(lǐng)域的創(chuàng)新者Deca Technologies與精密工程及制造解決方案領(lǐng)導(dǎo)者ADTEC Engineering宣布達(dá)成戰(zhàn)略合作，共同致力于強(qiáng)化和推廣面向下一代網(wǎng)絡(luò)設(shè)備制造的Chiplet（芯粒）集成工藝。這一聯(lián)盟標(biāo)志著在應(yīng)對(duì)日益復(fù)雜的通信與數(shù)據(jù)處理需求，特別是在5G/6G、人工智能及高性能計(jì)算驅(qū)動(dòng)的網(wǎng)絡(luò)設(shè)備演進(jìn)中，產(chǎn)業(yè)鏈協(xié)同創(chuàng)新邁出了關(guān)鍵一步。
一、合作背景：網(wǎng)絡(luò)設(shè)備制造的芯片集成挑戰(zhàn)
隨著全球數(shù)據(jù)流量呈指數(shù)級(jí)增長，網(wǎng)絡(luò)設(shè)備（如交換機(jī)、路由器、基站等）對(duì)數(shù)據(jù)處理能力、能效和集成度的要求達(dá)到了前所未有的高度。傳統(tǒng)的單片式系統(tǒng)級(jí)芯片（SoC）設(shè)計(jì)在性能提升、成本控制和開發(fā)周期上面臨瓶頸。Chiplet技術(shù)通過將大型SoC分解為多個(gè)功能化、模塊化的小芯片，并使用先進(jìn)封裝技術(shù)進(jìn)行異構(gòu)集成，成為突破摩爾定律限制、實(shí)現(xiàn)更高效能的關(guān)鍵路徑。實(shí)現(xiàn)高良率、高可靠性的Chiplet集成，尤其是在要求嚴(yán)苛的網(wǎng)絡(luò)設(shè)備領(lǐng)域，需要極其精密的工藝、材料與制造技術(shù)。
二、Deca與ADTEC的協(xié)同優(yōu)勢(shì)
1. Deca Technologies：以其革命性的自適應(yīng)圖案化（Adaptive Patterning?） 技術(shù)聞名。該技術(shù)能夠主動(dòng)補(bǔ)償芯片和晶圓在制造過程中產(chǎn)生的翹曲與形變誤差，實(shí)現(xiàn)超高密度的微凸塊互連，這對(duì)于將多個(gè)不同工藝節(jié)點(diǎn)、不同來源的Chiplet精準(zhǔn)、可靠地集成在同一封裝內(nèi)至關(guān)重要。Deca的M-Series?系列解決方案為高密度扇出型封裝提供了成熟的生產(chǎn)力。
2. ADTEC Engineering：作為在半導(dǎo)體和電子制造設(shè)備領(lǐng)域深耕多年的專家，ADTEC在精密涂布、顯影、蝕刻及表面處理等關(guān)鍵工藝設(shè)備方面擁有深厚的技術(shù)積累和全球客戶基礎(chǔ)。其設(shè)備以高精度、高穩(wěn)定性和出色的工藝控制能力著稱，是先進(jìn)封裝生產(chǎn)線中的核心環(huán)節(jié)。
此次合作的核心在于，將Deca在Chiplet設(shè)計(jì)與集成架構(gòu)方面的先進(jìn)封裝知識(shí)產(chǎn)權(quán)（IP）和工藝專長，與ADTEC在尖端制造設(shè)備工程與工藝集成方面的能力深度結(jié)合。雙方將共同優(yōu)化從芯片貼裝、互連形成到最終封裝的整個(gè)工藝流程，開發(fā)針對(duì)網(wǎng)絡(luò)設(shè)備芯片高帶寬、低延遲、高可靠特性需求的一站式解決方案。
三、強(qiáng)化Chiplet集成工藝的具體方向
合作將聚焦于以下幾個(gè)關(guān)鍵領(lǐng)域，以直接賦能網(wǎng)絡(luò)設(shè)備制造：
- 工藝開發(fā)與優(yōu)化：針對(duì)網(wǎng)絡(luò)處理器、高速SerDes（串行器/解串器）、光引擎等關(guān)鍵Chiplet，聯(lián)合開發(fā)最優(yōu)的封裝架構(gòu)（如2.5D、3D集成）和互連方案（如混合鍵合、超高密度扇出）。
- 設(shè)備與材料整合：ADTEC將根據(jù)Deca的工藝要求，定制或優(yōu)化其涂布、清洗、蝕刻等設(shè)備，確保與Deca的 Adaptive Patterning? 等技術(shù)無縫銜接，實(shí)現(xiàn)工藝窗口的最大化和缺陷率的最小化。
- 良率與可靠性提升：共同建立嚴(yán)格的工藝控制標(biāo)準(zhǔn)和測(cè)試流程，確保集成后的多芯片模塊能夠在網(wǎng)絡(luò)設(shè)備長期、高負(fù)荷的運(yùn)行環(huán)境下保持卓越的可靠性和信號(hào)完整性。
- 制造生態(tài)系統(tǒng)建設(shè)：通過合作，為網(wǎng)絡(luò)設(shè)備原始設(shè)備制造商（OEM）和芯片設(shè)計(jì)公司提供從設(shè)計(jì)支持到量產(chǎn)驗(yàn)證的完整、高效的供應(yīng)鏈選項(xiàng)，加速產(chǎn)品上市時(shí)間。
四、對(duì)網(wǎng)絡(luò)設(shè)備制造行業(yè)的影響與展望
Deca與ADTEC的聯(lián)手，預(yù)計(jì)將在以下方面深刻影響網(wǎng)絡(luò)設(shè)備制造業(yè)：
- 性能飛躍：使設(shè)備制造商能夠更靈活地集成最優(yōu)化的計(jì)算、存儲(chǔ)、連接芯粒，打造性能遠(yuǎn)超傳統(tǒng)方案的網(wǎng)絡(luò)處理單元，滿足Tb級(jí)吞吐量和納秒級(jí)延遲的需求。
- 成本與能效優(yōu)化：通過Chiplet的模塊化設(shè)計(jì)和復(fù)用，降低復(fù)雜芯片的總體設(shè)計(jì)制造成本；異構(gòu)集成允許將不同工藝的芯片組合在一起，實(shí)現(xiàn)最佳的性能功耗比。
- 創(chuàng)新加速：降低了先進(jìn)芯片技術(shù)的門檻，使更多設(shè)備商能夠采用最前沿的半導(dǎo)體創(chuàng)新，快速開發(fā)差異化的產(chǎn)品，應(yīng)對(duì)快速變化的市場(chǎng)標(biāo)準(zhǔn)（如800G/1.6T以太網(wǎng)、Open RAN等）。
- 供應(yīng)鏈韌性增強(qiáng)：分散化的Chiplet設(shè)計(jì)與制造模式，結(jié)合本地化的先進(jìn)封裝產(chǎn)能（ADTEC的全球支持網(wǎng)絡(luò)可助力此點(diǎn)），有助于提升全球網(wǎng)絡(luò)設(shè)備供應(yīng)鏈的穩(wěn)定性和靈活性。
****
Deca與ADTEC Engineering的戰(zhàn)略合作，不僅是兩家技術(shù)領(lǐng)導(dǎo)者的優(yōu)勢(shì)互補(bǔ)，更是順應(yīng)半導(dǎo)體產(chǎn)業(yè)從“系統(tǒng)級(jí)芯片”向“系統(tǒng)級(jí)封裝”演進(jìn)趨勢(shì)的明智之舉。通過共同強(qiáng)化Chiplet集成工藝，他們正為網(wǎng)絡(luò)設(shè)備制造業(yè)構(gòu)建一條通往更高性能、更高效率、更快速創(chuàng)新的堅(jiān)實(shí)技術(shù)橋梁。隨著合作的深入和成果落地，有望在未來幾年內(nèi)，推動(dòng)全球網(wǎng)絡(luò)基礎(chǔ)設(shè)施的核心硬件邁入一個(gè)更加模塊化、智能化和高效能的新時(shí)代。
